西北工業(yè)大學(xué)電子信息學(xué)院智能光電信息探測與處理團(tuán)隊(duì)因工作需要，現(xiàn)面向社會公開招聘非事業(yè)編制人員3名，具體要求如下：

一、崗位名稱

1、FPGA開發(fā)工程師（2名）

2、DSP開發(fā)工程師（1名）

二、崗位職責(zé)

1、FPGA開發(fā)工程師

（1）負(fù)責(zé)FPGA開發(fā)工作，包括邏輯設(shè)計(jì)、代碼編寫、仿真、實(shí)現(xiàn)與調(diào)試；

（2）負(fù)責(zé)FPGA系統(tǒng)需求、設(shè)計(jì)、測試等相關(guān)文檔的編寫工作；

（3）負(fù)責(zé)系統(tǒng)調(diào)試及相關(guān)測試工作。

2、DSP開發(fā)工程師

（1）負(fù)責(zé)基于DSP平臺的算法開發(fā)工作，將算法轉(zhuǎn)化為高效的代碼實(shí)現(xiàn)；

（2）負(fù)責(zé)DSP系統(tǒng)需求、設(shè)計(jì)、測試等相關(guān)文檔的編寫工作；

（3）負(fù)責(zé)系統(tǒng)聯(lián)調(diào)與測試工作。

三、應(yīng)聘條件

1.基本條件

（1）遵紀(jì)守法，熱愛本職工作，身心健康；

（2）責(zé)任心、服務(wù)意識強(qiáng)，有較強(qiáng)的團(tuán)隊(duì)協(xié)作精神和組織協(xié)調(diào)能力；

（3）本科及以上學(xué)歷，專業(yè)不限，年齡原則上不超過40周歲。

2.各崗位應(yīng)聘條件

（1）FPGA開發(fā)工程師

1) 熟練掌握Verilog/VHDL語言以及相關(guān)EDA軟件工具；

2) 熟悉V7、K7等主流芯片以及國產(chǎn)FPGA開發(fā)者優(yōu)先；

3) 具備目標(biāo)檢測識別等深度學(xué)習(xí)算法FPGA實(shí)現(xiàn)經(jīng)驗(yàn)者優(yōu)先。

（2）DSP開發(fā)工程師

1) 熟練掌握C/C++語言編程，熟悉TI等主流廠商的DSP芯片架構(gòu)；

2) 熟悉常用數(shù)字信號處理算法，能夠?qū)⑺惴ㄒ浦驳紻SP平臺；

3) 熟悉國產(chǎn)DSP以及目標(biāo)跟蹤算法DSP開發(fā)者優(yōu)先。

四、招聘程序

1.符合條件者請將個人簡歷、學(xué)歷、學(xué)位證明及其他證明材料電子版于2025年6月5日24:00之前發(fā)送至郵箱（點(diǎn)擊查看），請【點(diǎn)擊下方“立即投遞/投遞簡歷”，即刻進(jìn)行職位報名】（郵件主題：崗位名稱+姓名+學(xué)校+專業(yè)，不接收壓縮文件）。

2.學(xué)院對符合條件的應(yīng)聘者進(jìn)行初篩，入圍者通知面試，擇優(yōu)錄用。

五、考核及待遇

1.考核及待遇參照西北工業(yè)大學(xué)非事業(yè)編制人員有關(guān)規(guī)定執(zhí)行；

2.工作地點(diǎn)為西北工業(yè)大學(xué)長安校區(qū)；

3.試用期6個月，首次聘期3年。

聯(lián)系人：張老師 電話：18602906500

信息來源于網(wǎng)絡(luò)，如有變更請以原發(fā)布者為準(zhǔn)。

來源鏈接：

https://renshi.nwpu.edu.cn/info/1264/26255.htm